CPUの高速化 C et R

RISC--Reduced Instruction Set Computer--
縮小命令セットコンピュータ
命令の種類を単純な動作をするものだけに絞り、CPU内部構造を単純化した方式のコンピュータ。命令の種類を絞り込むことによって、全ての命令の長さを同じにし、命令の実行サイクルを１クロックに揃え、パイプライン処理によって、命令実行の高速化を実現する。なお、パイプライン処理の効率化のために、レジスタと主メモリ間のデータ転送をロード/ストア命令だけで行い、演算命令はレジスタ間だけで実行するというロードストアアーキテクチャもRISCの大きな特徴。

• レジスタと主メモリ間のデータ転送をロード/ストア命令だけで行う。
• 演算命令はレジスタ間だけで実行。
• 全ての命令の長さを同じに、実行サイクルを１クロックに揃える。

CISC--Complex Instruction Set Computer
RISCが登場する以前のCPUは利用者ニーズに対応するうちに、高機能で複雑な命令を持つようになった。その結果内部構造は複雑となり、複雑な命令の中にはマイクロプログラムと呼ばれるCPU内部におかれたプログラムによって実行されるものもある。種類によって命令の長さや実行時間が異なっているなど、効率的なパイプライン制御が行えない原因が多くあった。

• 高機能で複雑な命令を多く持つ。
• 命令の種類によって、長さや実行時間が異なっているなど、効率的なパイプライン制御ができない。

マイクロプログラムに対して、CPUの回路だけで実行できる命令制御のことをワイヤードロジック（布線論理）と呼ぶが、RISCでは単純な命令に絞る代わりに、全ての命令がこのワイヤードロジックで実現されている。